EA773: Laboratório de Circuitos Lógicos
DCA/
FEEC/
Unicamp
Segundo Semestre de 2009
| Turmas C e D
| Turmas S e T
| Turmas U e W
|
| Profa. Wu, Shin - Ting
| Prof. Ricardo Ribeiro Gudwin
| Prof. Mario Jino
|
| Sala 317, Bloco A
| Sala 307A, Bloco A
| Sala 308, Bloco A
|
| Avenida Albert Einstein nš 400 |
http://www.dca.fee.unicamp.br/~gudwin/courses/EA773
Comunicado para Turmas C e D
Notas e Frequencias
Critério de Avaliação
Nota média das atividades será calculada de acordo com o critério a seguir:
M = 0.08*(E1 + E2 + E3 + E4 + E5) + 0.6 * Pr
onde
- M = Média das atividades
- Ei = Nota individual da Experiência i
- Pr = Nota individual de Projeto
Nota Final:
Se ( M >= 5,0 e todas as notas Ei >= 3,0 e P >= 3,0 ) então a média
final MF é dada por
MF = M
Caso contrário, o aluno
deverá realizar o EXAME obrigatório no dia 21 de dezembro de 2009 e sua média final será dada por:
MF = (M + E)/2
O exame será um mini-projeto a ser implementado individualmente em 4 horas.
Calendário de Atividades
| Aulas Quinzenais |
Turma C |
Turma D |
| 1 |
17/8 |
24/8 |
| 2 |
31/8 |
14/9 |
| 3 |
21/9 |
28/9 |
| 4 |
05/10 |
13/10 |
| 6 |
28/10 |
9/11 |
| 7 |
16/11 |
23/11 |
| 8 |
30/11 |
7/12 |
Roteiros
Monitoria
- Segunda, Terça, Quarta, Quinta e Sexta, 13:00 às 14:00;
- Segunda, Quinta e Sexta, 18:00 às 19:00h.
Relatórios
De acordo com o roteiro,
deve-se incluir uma seção Descrição do Experimento. Esta seção
deve conter uma descrição minuciosa dos detalhes de cada projeto. O
que seria uma descrição minuciosa? Ela deve conter todas as
etapas do seu projeto, desde a especificação concisa e objetiva do
problema até o layout de montagem, quando pertinente, e testes:
- Especificação do problema, distinguindo as variáveis (sinais) de entrada
e as variáveis (sinais) de saída. No caso de circuitos
sequenciais,
os estados da circuito devem ser definidos. Para cada variável
e estado deve-se escolher um símbolo. Nesta etapa, pode-se
ainda decompor um
problema em vários sub-problemas e adota-se os passos seguintes
para projetar um circuito para cada sub-problema.
- Organização em uma tabela todas as possíveis combinações de variáveis
de entrada (e/ou estado atual) e todas as possíveis combinações
de variáveis de saída (e/ou próximo estado).
- Derivação, a partir da tabela, das expressões
lógicas que relacionam cada variável de saída com as variáveis
de entrada (e/ou estado atual). No caso de circuitos
sequenciais, deve-se incluir expressões lógicas que relacionam
cada bit do próximo estado com todos os bits do estado
atual e variáveis de entrada.
- Simplificação das expressões.
- Identificação dos componentes disponíveis que implementem as
funções lógicas definidas e adequação das expressões lógicas
às variáveis disponíveis nos componentes.
- Desenho do esquema eletro-lógico do circuito.
- Simulação do circuito.
- Desenho do layout de montagem.
- Testes realizados.
Quando se identifica desde início do projeto circuitos integrados capazes de
realizarem a função desejada, pode-se mapear as variáveis de entrada, de
saída e de estado às variáveis de cada CI e obter as expressões
lógicas simplificadas que relacionam diretamente com os sinais do
CI. Neste caso, é importante que seja apresentada, no mínimo,
a tabela-verdade do componente utilizado.
Links Adicionais