Questão 1(valor 2.0 pts) Responda as seguintes questões:
(1.0 pt) 1) Qual é a diferença básica entre uma memória dinâmica e uma memória estática? Como esta diferença influencia no projeto de um sistema de memória?
- (0.5 pt)Memórias estáticas armazenam seus dados nos flip-flops cujo conteúdo é mantido enquanto estiverem devidamente alimentados; enquanto memórias dinâmicas armazenam os dados como carga de um capacitor que precisa ser regenerado periodicamente.
- (0.5 pt) Como memórias dinâmicas precisam de menos componentes
para cada célula de armazenamento, elas ocupam, para uma mesma
capacidade, um espaço
físico aproximadamente quatro vezes menor do que memórias
estáticas. Para tirar proveito desta capacidade, os endereços
são multiplexados, o que complica um pouco projetos de
sistemas de memória com DRAMS. Estes sistemas requerem:
- um multiplixador de endereços em endereços de linhas e de colunas.
- um circuito adicional para derivar dos sinais de controle do processador (tipicamente compatíveis com memórias SRAMs) os sinais de temporização de DRAMs.
- um circuito de regeneração para recarregar os capacitores periodicamente. Note que a unidade processadora precisa ter a sua operação interrompida (acesso à unidade de memória bloqueada) durante o ciclo de regeneração.
(1.0 pt) 2) Qual é a principal característica das memórias CMOS que permitiu a implementação do modo de operação standby em RAM? Esboce um circuito de chaveamento entre duas fontes de alimentação e explique-o sucintamente.
Ver páginas 351 -- 352 do livro-texto.
Questão 2 (valor 3.0 pts.)
Seja a seguinte interface entre um processador 68000 operando na frequência 4 MHz e um sistema de memória composto por 4 pastilhas de 512 K x 4--bit DRAM mapeado em $100000--$17FFFF, conforme o seguinte esquema:
(0.6 pt) 1) Qual é a função dos blocos A, B e C do esquema?
- (0.2 pt) A: multiplexa os endereços em endereços de linhas e de colunas.
- (0.2 pt) B: temporizar os sinais de controle necessários no ciclo de acesso à memória.
- (0.2 pt) C: decodifica o endereço para selecionar dentro da unidade de memória o componente de acesso correto (lembrem-se de que uma unidade de memória é constituída por uma ou mais pastilhas de memória).
(1.2 pt) 2) Qual é a função dos sinais RAS*, MPLX, CAS* e DTACK*?
- (0.3 pt) RAS*: strobe de endereço de linha.
- (0.3 pt) MPLX: seleciona se o endereço nas linhas A0-A8 é de linha ou de coluna.
- (0.3 pt) CAS*: strobe de endereço de coluna.
- (0.3 pt) DTACK*: indica que os dados no barramento de dados são válidos.
(1.2 pt) 3) Esboce o diagrama de tempo do controlador de DRAM, mostrando explicitamente a interdependência temporal entre os sinais A01-A23 (endereço), AS*/DS*, RAS*, CAS*, MPLX, DTACK* e D00-D15 (dados).
O diagrama é dado na Figura 5.88 do livro-texto.
Páginas 575 -- 578 do livro-texto.
(0.5 pt) 2) Qual é o máximo fator de aceleração teórico (speedup ratio) no tempo de acesso a um sistema de memória com tempo médio igual a 100 ns ao adicionarmos uma memória cache de 20 ns de forma que hit ratio = 0.95? (Fórmula: S = 1/(1-H(1-k)))
Substituindo os parâmetros pelos valores numéricos, isto é H=0.95, k=20/100=0.2, tem-se H=4.17. Vale ressaltar que, na prática, esta taxa nunca é alcançada. A velocidade de um processador é limitada pela frequência do relógio, do número de ciclos de relógio por acesso à memória e do número de estados de espera introduzidos pela memória.
Last modified: Tue Nov 9 17:06:58 BRA 1999
Sugestões para ting@dca.fee.unicamp.br
Voltar para a página do curso.