EA773 LABORATÓRIO DE CIRCUITOS LÓGICOS

FEEC-UNICAMP - 1º Semestre de 2012 – Turmas G, H, O e P

Turma:_____ Grupo:_____ Data:_____

RA:_____ Nome:_____

RA:_____ Nome:_____

Experiência 4: TriStates, Registradores e Barramentos.



Figura 1: Circuito com Barramento para Entrada e Saída de Dados

Objetivo: Estudo de um circuito com barramento de entrada e saída de dados implementado por meio de tri-states, conforme esquematizado na Figura 1.

1. Preparo

(a) O que é um Registrador ? Qual a relação entre registradores e flip-flops ?

(b) Quais os diferentes tipos de registradores que podem existir ?

(c) O que é um buffer Tri-State ? Qual a diferença entre um buffer tri-state e um buffer comum (seguidor) ? Qual a diferença funcional entre um buffer tri-state e uma porta AND ?

RA:	Visto:	Data:

2. Registradores

(a) Construa o componente **reg4bits**, formado por quatro flip-flops do tipo D.

(b) Compile o código e carregue o mesmo na placa ALTERA. Teste seu funcionamento.

RA:	Visto:	Data:

3. Buffer Tri-State

(a) Construa o componente **Tristate4bits**, formado por quatro buffers tri-state chaveados por um único sinal de entrada.

(b) Compile o código e carregue o mesmo na placa ALTERA. Teste seu funcionamento.

(c) Como é possível que dois circuitos do tipo **Tristate4bits** estejam conectados simultaneamente no barramento ? Como é possível garantir que eles nunca escrevem simultaneamente no barramento ?

RA:	Visto:	Data:

4. Barramento

Barramento é um conjunto de linhas compartilhadas por diferentes dispositivos para transferência de sinais entre eles. De um lado, há um melhor proveito do recurso físico. Por outro lado, é necessário projetar um circuito de controle para assegurar tráfego "seguro" de sinais entre cada par de dispositivos em cada instante.

(a) Analise o diagrama lógico da figura 1 e tente entender seu funcionamento.

(b) Utilize os módulos decoderDisplay e ULA desenvolvidos no experimento 3 para, junto com os demais módulos, implementar o circuito no Quartus II.

(c) Conecte as entradas do circuito a chaves, botões, displays e LEDs e verifique seu funcionamento na placa de desenvolvimento Cyclone II FPGA Starter Development Board.

(d) Carregue um valor no registrador A.
(e) Carregue um valor no registrador B.
(f) Programe uma operação lógica carregando um valor no registrador O.
(g) Verifique o resultado da operação na saída do acumulador para o barramento. Teste todas as operações lógicas da ULA.
(h) Projete uma sequência de 4 operações (1 para cada operação da ULA), definindo para cada uma delas os operandos de entrada.
(i) Projete uma simulação temporal em que as quatro operações são executadas em sequência. Desenvolva uma waveform (arquivo .VWF) em que os valores de entrada são disponibilizados em C, e os sinais de controle R/W, GA, GB, GO e GAc são gerados de tal forma que as operações sejam realizadas na sequência. Simule e teste o resultado.

RA:	**Visto:**	**Data:**

5. Circuitos com Clock

(a) Modifique a estrutura do circuito (circuito principal e/ou sub-módulos) de tal forma que seja possível operar todos os registradores com o uso de um sinal de *clock* (CLK).
(b) Modifique a estrutura do circuito (circuito principal e/ou sub-módulos) para inserir a possibilidade de se efetuar um *clear* (CLR) nos diferentes registradores e no acumulador.
(c) Acrescente um novo registrador de 4 bits na saída dos FLAGS, para capturar o valor dos *flags* da última operação efetuada.
(d) Projete e realize uma simulação temporal que teste os novos *features* implementados nessa seção.

RA:	**Visto:**	**Data:**